40G PCB dizayni va marshrutlash bo'yicha qo'llanma

1. Xarakteristik empedans

Chop etilgan mikrotasma chizig'i (sirt qatlami): Z=65Ō ± 10%;

Chop etilgan chiziqli chiziq (ichki qatlam): Z=50Ō ± 10%; differensial soat yagona{2}}tuproqqa qarshi empedans: 50Ō, differentsial empedans: 100Ō.

2. Iz kengligi boʻyicha tavsiyalar: Signal izining kengligi=6 mils, iz kengligi=4.5 mils -qiyin boʻladigan-yoʻnalish izlari uchun, vaziyatga qarab quvvat/tuproq izining kengligi=15 mil yoki 30 mil.

3. Stackup bo'yicha tavsiyalar: CS1999 mos yozuvlar dizayni to'plamiga qarang. Kengash qalinligi: 2,4 ± 0,2 mm. Tavsiya etilgan qatlamlar soni 16-18 dan oshmasligi kerak.

4. BGA chip pinlari: Foydalanilmayotgan pinlar uchun marshrutga taʼsir qiladiganlar bundan mustasno, chiquvchi{1}}viyalarni iloji boricha saqlang.

1. Elektr ta'minoti turlari asosan quyidagilarni o'z ichiga oladi:

• P48V/N48V, 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A), 3V3

(10A) va 5V2N (3A), VDDQ, VTT va VREF; bu raqamli quvvat manbalari.

• 3V3A, VCCTX_1/2, 1V2A_1/2: Bu chiziqli quvvat modullari tomonidan chiqadigan analog quvvat manbalari.

2. 5V (40A), 2V5 (22A), 1V2 (60A), 1V8 (10A) va 3V3 (10A) uchun quvvat modulining chiqish pinlarini oqim darajasidan kelib chiqqan holda quvvat ajratgich qatlamiga ulashda vialarning joriy qobiliyatini hisobga oling.

Tegishli pinlar atrofida bir nechta signal qatlamlarida mos keladigan to'ldirish tekisliklarini qo'shish tavsiya etiladi, so'ngra oqimni mos keladigan quvvat qatlamiga yo'naltirish uchun qatlamlarni ulash uchun bir nechta yo'llardan foydalaning.

3. CS1999, FPGA va optik modullarda bir nechta analog quvvat manbalari mavjud. Ular odatda chiziqli quvvat manbalari yoki LC filtrlash orqali ta'minlanadi. Barcha analog quvvat manbalari quvvatni ajratishni talab qiladi. Analog quvvatni bo'lish tavsiya etiladi: signal qatlamiga bo'linish, yuqori va pastki qo'shni qatlamlar signalni tuproqli bo'lishi kerak.

Quyidagi quvvat manbalari bo'linishni talab qiladi:

1) CS1999 analog quvvat manbalari:

STX0_VDD, STX1_VDD, SRX0_VDD, SRX1_VDD, HTX0_VDD, HTX1_VDD, HRX0_VDD,

HRX1_VDD, SFI5_VDD_DVR, HTX_VDD_DVR.

2) FPGA:

VCC_PLL_OUT1/2/3, VCCA_3V3_1, 2, VCCTX_1/2, 1V2A_1/2, VCCP_1/2.

3) Optik modullar: 5V, 3V3, 1V8, 5V2N va boshqa analog quvvat manbalari LC filtrlash orqali taʼminlanadi. 4) ​​Boshqalar: L induktoridan keyingi barcha quvvat manbalari.

4. 1008PS induktori uchun barcha joriy yo'llar 3A talabiga, qolganlari esa 1A ga mos kelishi kerak.

5. Yerdagi samolyotlar

Bunga signal tuproq va shassi tuproq kiradi.

Har bir signal qatlami atrofida shassi tuproq tekisligi yotqizilishi va mos keladigan rozetkaga ulanishi kerak.

6. Marshrutlash vaqtida barcha LDO quvvat konvertatsiya qilish chiplari (LT1963AEQ, LT1764EQ, LP3883ES) uchun TAB tekisliklari aniqlanishi va mos keladigan tekisliklarga ulanishi kerak. Issiqlik tarqalishining mis maydoni mos ravishda oshirilishi kerak, shuningdek, nosimmetrik mis tekisligi ham orqa tomonga qo'shilishi kerak (agar tartib ruxsat bersa, maydon imkon qadar katta bo'lishi mumkin). Issiqlik tarqalishini osonlashtirish uchun ushbu samolyotlarni bir nechta avizolar orqali mos keladigan quvvat yoki yer tekisliklariga ulang. Har bir chip uchun TAB tekisligi ta'riflari quyidagicha:

LT1963A/LT1764/LP3883: TAB=GND (tuproq).

7. CS1999 quvvat va yerni ajratish uchun, iltimos, baholash kengashining haqiqiy tartib fayllariga qarang.

1. Mantiqiy diagramma bo'yicha loyihalash va amalga oshirish. Ajratish kondensatorlari har bir qurilma uchun bir xil masofada joylashgan bo'lishi kerak. Kichik-qiymatli kondansatkichlar quvvat pinlariga iloji boricha yaqinroq, katta-qutbli kondensatorlar esa chip atrofida joylashtirilishi kerak.

2. Ikki FPGA ning har birida beshta pin bor, K7/T7/Y4/AD7/AK7. Tashqi 2,00 kŌ rezistorni erga ulang. Bu izlarni boshqa shovqin manbalaridan uzoqroq tuting. Ushbu izlarni boshqa chiziqlardan ajratib olish uchun zamin halqasidan foydalaning.

3. Ajratish kondensatorining ulanishiga qo'yiladigan umumiy talablar: Kondensator padining yo'nalishi quyida ko'rsatilgan:

1. Differensial signallarga qo'yiladigan umumiy talablar:

• Differensial juftlarning uzunligi maksimal xato bilan qat'iy mos kelishi kerak<10 mil. All signal lines, except those with length requirements, should be as short as possible.
• Differential pairs should be kept as close together as possible (but to ensure impedance, a 6 mil line width and 6/9 mil spacing is recommended). Spacing between them should be >15 mil, and spacing between them should be >30 mln.
• Vizalar va qatlam o'zgarishlarini minimallashtirish uchun differensial juftlarni bir qatlamga yo'naltirish kerak (mos keladigan rezistorlar ulangan joydan tashqari, faqat manba va maqsad terminallari qatlamlarni vialar orqali o'zgartirishi mumkin).
• Quvvat tekisliklari bo'linganda, bir xil quvvat tekisligidagi qo'shni differentsial signallar qismlarni kesib o'ta olmaydi.
• Mos keladigan rezistorlar bilan tugatish uchun mos keladigan rezistorni ulash usullari quyidagi rasmda ko'rsatilgan. Ulanish uchun quyidagi usullardan birini tanlang.

Iz uzunligi ham diagrammaga mos kelishi kerak.

Seriyali kondansatkichli differensial liniyalar uchun differensial juftlikning kondansatkichlari bir tomonga (odatda terminallarga yaqin) joylashtirilishi va mos keladigan iz uzunliklariga ega bo'lishi kerak. PECL soatlari uchun AC ulanishidan foydalanilganda, manbadagi tashqi rezistor quyidagi rasmda ko'rsatilganidek ulanadi.

2. Soat signallari

• Differensial soatlar

Quyidagi signallarni o'z ichiga oladi:

622M soati uchta juftlikdan iborat: MSA_RXREFCLK_P/N, MSA_TXREFCLK_P/N va CS1999_REFCLK_P/N.

156M soat sakkiz juftdan iborat: IF_REFCLK1/2_P/N, XAUI_REFCLK1/2_P/N,

FPGA1/2_CORECLK_P/N va CS1999_IL_REFCLK1/2_P/N.

Ushbu signallar uchun marshrutlash va mos keladigan talablar uchun yuqoriga qarang. Differensial soat izlarini iloji boricha boshqa signal chiziqlaridan, ayniqsa parallel izlardan uzoqroq tuting. Har bir differentsial juftlik boshqa differensial juftliklar bilan bir xil uzunlikda bo'lishi shart emas, lekin maksimal uzunlik 15 sm dan oshmasligi kerak. Bitta{4}}tugagan LVTTL soat signallari

Quyidagi signallarni o'z ichiga oladi: SRAM_CLK, TCAM_CLK

Ushbu signallar imkon qadar qisqa, odatda 3 sm dan kam va 5 sm dan uzoqroq bo'lmagan holda uzatilishi kerak. 25 ohm seriyali qarshilik manba chipiga (FPGA) imkon qadar yaqin bo'lishi kerak.

3. SFI5 interfeys signallari

Bu signal optik modul va CS1999 oʻrtasida yuqori{0}}tezlikdagi maʼlumotlarni (3.125G) uzatish, shu jumladan qabul qilish va uzatish signallari uchun ishlatiladi.

Signallar quyidagi jadvalda ko'rsatilgan.

1) stub iz uzunligini minimallashtirish uchun tegishli pastki signal qatlamidan foydalaning; marshrutlashda yoylardan yoki 45 daraja egilishlardan foydalaning.

2) Qoidalar orqali: Ichki qatlamlardagi barcha yostiqchalarni barcha yo'llardan olib tashlang (faqat ulanish qatlamidagi prokladkalarni saqlang).

3) Batafsil marshrutlash va parametrlar bo'yicha tavsiyalar uchun CS1999 mos yozuvlar dizayn sxemasi fayllariga murojaat qiling.

4) Bir qatlamda differensial juftlarni qabul qilish va uzatish marshrutlashdan saqlaning.

4. Interlaken interfeysi signallari: Bu signallar CS1999 va FPGA oʻrtasida yuqori{1}}maʼlumotlarni (3.125G) uzatish uchun ishlatiladi. SFI5 kabi, ular ikkita guruhni o'z ichiga oladi: qabul qilish va uzatish. Signallar quyidagi jadvalda ko'rsatilgan.

Marshrut haqida ma'lumot olish uchun SFI5 signalini marshrutlash talablariga qarang.

5. XAUI signallari

FPGA va orqa panel ZD rozetkasi o'rtasida yuqori tezlikdagi signal uzatish uchun ishlatiladi.

1) ZD rozetkaga ulangan iz uzunligi bo'lishi kerak<5" (including the total length of the traces at both ends of the series capacitor). The actual trace length should be as short as possible to minimize backplane trace length control. There are eight groups of signals:

LINE0_XAUI_RXDAT_P/N_<3.0>4 juftlik 3.125G differensial signaldir;

LINE1_XAUI_RXDAT_P/N_<3.0>4 juftlik 3.125G differensial signaldir;

LINE0_XAUI_TXDAT_P/N_<3.0>4 juftlik 3.125G differensial signaldir;

LINE1_XAUI_TXDAT_P/N_<3.0>4 juftlik 3.125G differensial signaldir;

LI NE2_XAUI_RXDAT_P/N_<3..0>4 juftlik 3.125G differensial signaldir.

LINE3_XAUI_RXDAT_P/N_<3..0>4 juftlik 3.125G differensial signaldir.

LINE2_XAUI_TXDAT_P/N_<3..0>4 juftlik 3.125G differensial signaldir.

LINE3_XAUI_TXDAT_P/N_<3..0>4 juftlik 3.125G differensial signaldir.

2) Differensial chiziqlarning har bir juftligi 10 milyadan kam uzunlikdagi bardoshlik darajasiga ega bo'lishi kerak. Har bir to'rt juftlik bir xil uzunlikda bo'lishi qat'iy talab qilinmaydi, lekin bardoshlik minimallashtirilishi va uzunligi iloji boricha qisqa bo'lishi kerak.

3) Marshrutlash uchun SFI5 signalini marshrutlash talablariga qarang.

6. 700M LVDS signallari

Ikki FPGA oʻrtasida yuqori{0}}tezlikda signal uzatish uchun ishlatiladi. Quyidagi to'rt guruhni o'z ichiga oladi:

Qabul qilish va uzatish differensial juftliklari bir qatlamda yo'naltirilmasligi kerak. Boshqa differentsial chiziqlar umumiy talablarga javob berishi kerak.

7. HSTL signallari

U1 (NL3300) va IC2 ni bog'laydigan signallar taxminan 200 MGts chastotada ishlaydigan HSTL-1 signallaridir. Iltimos, ularni umumiy HSTL marshrutlash talablariga muvofiq yo'naltiring.

1) TCAM_DBUS[0:71] ikki tomonlama signallari uchun 50 Ō tugatish rezistorlari va bir yo'nalishli CAM_CLK va TCAM_IBUS signallari U1 ga iloji boricha yaqinroq joylashtirilishi va ularning chiziqli chiziqlari imkon qadar qisqa bo'lishi kerak. Quyidagi rasmda ko'rsatilganidek, marshrutni (a) kuzatish tavsiya etiladi. Agar marshrutlash qiyin bo'lsa, marshrutni (b) bajaring, tugatish rezistorining filial uzunligini va replikatsiya nuqtasi va U1 pin o'rtasidagi masofani iloji boricha qisqa tuting.

2) Quyidagi signal guruhlari xatosi bilan teng uzunlikda bo'lishi kerak<100 mil:

TCAM_CLK, TCAM_CLKO, TCAM_IBUS[7:0], TCAM_DBUS[71:0], TCAM_HITACK,

TCAM_VALID, TCAM_RDACK

3) CP1 dan CP10 gacha bo'lgan VTT filtri kondensatorlari tugatish rezistorlari atrofida teng taqsimlanishi kerak.

8. 100M Ethernet signallari

1) Quyida umumiy differentsial signallar bilan bir xil marshrutlash talablari bo'lgan differentsial signal juftlari keltirilgan.

100M_RD+/-, 100M_TD+/-, BACK_100M_TD+/-, BACK_100M_RD+/-, 100M_TX+/-,

100M_RX+/-, RJ_100M_TD+/-, RJ_100M_RD+/-.

2) Quyidagi signallar differentsial signallar emas, lekin har bir guruh teng uzunlikda bo'lishi kerak:

MII_TX_CLK, MII_TXD<3.0>, va MII_TXEN xatosi bilan birga guruhlangan<1cm.

MII_RX_CLK, MII_RXD<3.0>, MII_RXEN, MII_RXER, MII_RX_CRS va MII_RX_COL xatolik bilan birga guruhlangan<1cm.

9. Yon skanerlash signalini yo'naltirish

a) TMS signal routing direction: Side Scan 2x5 socket -> FPGA1 (IC3) ->FPGA2 (IC4)

b) TCK signalining marshrutlash yo'nalishi TMS bilan bir xil.

10. Boshqaruv shinasi signallari:

LOCAL_AD[31:0], LOCAL_ACK, LOCAL_RW, LOCAL_RDY, LOCAL_STB va LOCAL_ALE kiradi.

Har bir avtobus guruhini romashka-zanjir shaklida ulang.

11. Boshqa ma'lumotlar avtobus signallari:

Yuqorida ko'rsatilmagan boshqa barcha guruhlangan avtobus signallari uchun har bir avtobus guruhi sezilarli darajada farq qilmasligini (bir xil kattalik tartibini saqlab turish) va eng qisqa uzunlikka ega bo'lishini ta'minlang.

Panelda ko'rsatilishi kerak bo'lgan ko'rsatkichlar uchta quvvat va tizim holati ko'rsatkichlari va uchta 40G interfeysi holati ko'rsatkichlarini o'z ichiga oladi.

Paneldagi ko'rsatkichlarning nisbiy pozitsiyalari quyidagi rasmda ko'rsatilgan.

Panel ko'rsatkich chiroqlari va mantiqiy diagrammadagi LEDlar o'rtasidagi mos keladigan munosabat quyidagicha:

Iltimos, ko'rsatkich chiroqlarini yuqoridagi nisbiy pozitsiyalarga va mos keladigan munosabatlarga muvofiq joylashtiring.